ソース/ドレインエピタキシーと歪み工学

source/drain epitaxy は トランジスタの source/drain 領域へ選択的に結晶膜を成長させ、電流経路、応力、接触条件を同時に作り込む工程 です。 GAA では cavity 形状、preclean、epi 材料、contact landing が連鎖するため、単なる成膜工程として切り出すと論点を外しやすくなります。

まず工程の位置を固定する

source/drain epitaxy は、前工程の中でも次の連鎖で整理すると分かりやすくなります。

工程	ここで決めるもの	次工程へ渡す制約
inner spacer / cavity 設計	source/drain を置く空間、ゲートとの距離	access resistance、寄生容量、epi の埋まり方
cavity etch	側壁角度、底形状、残渣量、結晶面	void、facet、nanosheet-to-epi contact
preclean	native oxide、carbon、再汚染	界面欠陥、核生成、epi-substrate 界面品質
selective epitaxy	材料、厚さ、in-situ dopant、応力	drive current、sheet resistance、接触面積
anneal / contact 形成	活性化、界面反応、silicide / contact metal	contact resistivity、leakage、熱履歴

epi だけ上手くいけばよい ではありません。
実際には cavity がどう削れているか と 前処理で何を除去したか が、成長膜の欠陥密度と接触抵抗へ直結します。

1. なぜ source/drain を成長させるのか

ASM の epitaxy 解説が示す通り、先端トランジスタの epitaxy では Si、SiGe、P を含む Si 系材料を使って source/drain 形成 と strain engineering を同時に進めます。
ここでの目的は、体積を増やすことだけではありません。

狙い	代表的な材料の考え方	先に変えたい特性	量産で先に確認する指標
PMOS の drive current を引き上げる	圧縮応力を入れやすい SiGe 系	hole mobility、drive current	epi 形状、facet、接触面積
NMOS の source/drain 抵抗を下げる	高濃度 in-situ doping を入れた Si 系	sheet resistance、access resistance	active dopant、欠陥密度、均一性
contact landing を確保する	raised / recessed source-drain 形状を設計する	contact resistance、界面安定性	landing 面積、topography、overlay 余裕

この工程の本質は、機械的な応力を入れる工程 と 電流を流す経路を作る工程 が同じモジュールで結合している点にあります。
そのため材料選定と形状制御は、性能指標と量産再現性の両方を左右します。

2. selective epitaxy は何が selective なのか

ASM の epitaxy ページでは、selective epitaxy を あらかじめ定義したシリコン露出部だけに結晶成長させ、誘電体上では成長を抑える技術 と説明しています。
この selective という言葉は、単なる工程名ではなく、量産で守るべき条件そのものです。

守る条件	崩れたときの不具合	どこに響くか
誘電体上で核生成させない	ブリッジ、粒子、不要堆積	leakage、後続 contact 形成
cavity の底と側壁で成長速度をそろえる	pinch-off、void、facet 暴れ	access resistance、接触面積ばらつき
in-situ dopant を所定範囲へ収める	source/drain 抵抗ばらつき	drive current、しきい値近傍のばらつき
exposed Si の結晶面を維持する	界面欠陥、欠陥伝播	mobility、contact resistivity、歩留まり

FinFET 世代でも raised source/drain は重要でしたが、GAA では cavity が狭くなり、周囲が誘電体と inner spacer に囲まれるため、この selective 条件がさらに厳しくなります。

3. preclean は epi の前置きではなく、epi モジュールの一部

ASM Previum は、defect-free な epitaxial film deposition には native oxide と carbon contamination の除去が必要で、これらが残ると lattice alignment と atomic bonding を阻害すると説明しています。
preclean は、成膜前の掃除ではなく 結晶成長の初期条件を決める工程 です。

Applied Materials の Centura Prime Epi も、pre-clean を真空一体化して HF dip 後の queue time と 界面汚染 を下げる設計を打ち出しています。
この一体化が重要になるのは、source/drain epi では どの材料を成長させるか より前に どの表面状態から成長を始めるか が、結晶欠陥と界面抵抗を大きく左右するからです。

ここで先に確認するべき項目は次の通りです。

前処理で確認する項目	なぜ必要か
native oxide removal の均一性	核生成遅れと界面欠陥を防ぐため
carbon / oxygen の残留量	epi-substrate 界面抵抗と結晶欠陥を抑えるため
queue time の管理	再酸化と再汚染を防ぐため
fragile dielectric への選択性	spacer や low-k 系材料を傷めないため

4. GAA で難度が上がる理由

imec の nanosheet 解説は、GAA では inner spacer、modified source/drain epitaxy、replacement metal gate などが量産難所になると整理しています。
さらに Applied Materials の Sym3 Z Magnum Etch は、GAA の source/drain cavity で vertical sidewalls、uniform dimensions、rectangular bottoms が必要で、それが void-free epitaxy と nanosheet-to-epi contact を支えると説明しています。

この 2 つを重ねると、GAA の難しさは チャネルを包むこと だけではありません。
本当に厳しいのは、stacked channel の横で cavity 形状をそろえ、その中へ欠陥を増やさず epi を成長させ、接触面積まで確保すること です。

論点	FinFET	GAA nanosheet
cavity の開口	fin 横の比較的単純な recess	複数シート脇の狭い cavity
epi の役割	stressor と raised S/D	stressor、nanosheet-to-epi contact、contact landing
支配的な難所	facet control、欠陥管理	void-free fill、orientation 依存、access resistance ばらつき
後工程への影響	silicide / contact の均一性	contact、self-heating、BSPDN 時代の抵抗制約

以下の表では、cavity 形状、epi の役割、後工程への影響を同じ列で並べます。
recessed source/drain と raised source/drain の違いを、工程差と制約差が分かる形で整理します。

5. 歪み工学と contact resistance は同じ鎖の中にある

source/drain epi を drive current のための歪み工程 だけで説明すると、接触抵抗の議論が抜け落ちます。
一方で contact resistance のための体積確保 だけで説明すると、なぜ材料を変えるのかが伝わりません。

実際には、次の 3 点が同時に決まります。

どの応力をチャネルへ入れるか
source/drain の電流経路をどこまで太くできるか
contact metal が落ちる landing 面をどこまで確保できるか

このため、source/drain epi は 歪み工学 と access resistance 制御 を分けて議論しにくい工程です。
熱処理・アニールと thermal budget で触れたように、後段の熱履歴は active dopant、界面反応、contact resistance に響きます。
さらに GAA量産で inner spacer と contact resistance が制約になる理由と合わせると、inner spacer -> cavity -> epi -> contact が一本の access module であることが見えやすくなります。

6. 量産で先に確認する指標

このテーマを 高性能化の一般論 だけで説明すると、何を測ればよいか分からなくなります。
量産判断では、少なくとも次の指標を最初に置くべきです。

指標	何を確認するか	崩れたときの症状
selectivity	exposed Si 上だけで成長しているか	誘電体上の不要堆積、ブリッジ
epi 厚さ / 体積の均一性	電流経路と接触面積がそろっているか	drive current と contact resistance のばらつき
defect density	結晶品質が所定範囲か	leakage、信頼性低下
active dopant / sheet resistance	source/drain 抵抗が狙い通りか	access resistance 増加
facet / cavity fill 状態	void-free で埋まっているか	nanosheet-to-epi contact 悪化
contact resistivity	epi の後段まで含めて抵抗が下がっているか	transistor 性能が配線到達前に頭打ちになる
within-wafer / wafer-to-wafer uniformity	HVM で再現できるか	lot 間ばらつき、歩留まり低下

7. このテーマから次に広げるべき論点

このページを起点にすると、次の 3 本へ自然につながります。

cavity の作り方を追うならエッチング
再酸化と queue time を切り分けるなら洗浄・表面前処理・再汚染管理
epi の後で何を活性化し、どこまで熱を許せるかを整理するなら熱処理・アニールと thermal budget

この並びでは、source/drain epitaxy は単体工程ではなく、表面状態・欠陥・接触成立 まで含んだ integration 論点になります。

まとめ

source/drain epitaxy は、選択成長で source/drain の材料と形状を作る工程 であると同時に、歪み工学、抵抗、接触条件をまとめて決める工程 です。
GAA 世代では cavity がさらに狭くなり、inner spacer と contact までの距離も短くなるため、preclean、selectivity、void-free fill、contact landing を同じ鎖として整理する必要があります。