熱処理・アニールと thermal budget
thermal budget は その工程以降の材料・界面・形状が許容できる熱履歴の上限 です。
熱処理は単なる加熱ではなく、どの電気特性を改善したいか と どの構造や材料を壊したくないか の両方を同時に満たすための制御工程として捉える必要があります。
まず工程全体の地図
Section titled “まず工程全体の地図”熱処理の意味は、工程帯によって変わります。
| 工程帯 | 熱処理の主目的 | 同時に壊したくないもの |
|---|---|---|
| FEOL の活性化 | ドーパント活性化、注入損傷回復 | junction depth、short-channel 制御、leakage |
| MOL / contact | silicide 形成、contact 界面反応、接触抵抗低減 | contact resistivity、source/drain defect、界面荒れ |
| BEOL / local interconnect | 膜質安定化、後続熱履歴への耐性確保 | Cu / Ru / Mo 配線抵抗、low-k、barrier/cap、CMP 後形状 |
| 3D integration / packaging | 接合前後の形状安定、warpage 抑制 | overlay、接合界面、後工程信頼性 |
この記事では、この地図を前提にして 熱処理で何が変わるのか、thermal budget とは何を指すのか、batch / RTP / flash / laser をどう使い分けるのか を順に整理します。
1. 熱処理で実際に何が変わるのか
Section titled “1. 熱処理で実際に何が変わるのか”イオン注入 の直後は、ドーパントが入っていても十分には電気的に活性化しておらず、結晶損傷も残っています。
そこで熱処理は、少なくとも次の 3 つを同時に扱います。
| 変えたいもの | 代表指標 | 熱処理が足りないとどうなるか | 熱処理を入れすぎるとどうなるか |
|---|---|---|---|
| ドーパント活性化 | sheet resistance、drive current | sheet resistance が高い、drive current が出にくい | junction が広がる、short-channel 制御が崩れる |
| 結晶損傷回復 | leakage、信頼性 | leakage の芽が残る、ばらつきが増える | 余計な応力変化や欠陥再配置を呼ぶ |
| 界面反応・接触形成 | contact resistance、silicide 相 | contact resistance が下がらない | 界面荒れ、過剰反応、拡散進行を招く |
SCREEN の LA-3100 は、ミリ秒オーダーの熱制御により source/drain へ注入したドーパントの活性化 と 濃度プロファイル制御 の両立を前面に出しています。
ここでの熱処理は 注入後の後始末 ではなく、注入で入れた濃度分布を実際の電気特性へ変換する工程 です。この定義なら、活性化と拡散を別の論点として切り分けられます。
2. thermal budget とは何か
Section titled “2. thermal budget とは何か”Applied Materials の RTP 解説 では、soak、spike、millisecond anneal を選ぶときの判断軸として、その工程位置でどこまでの温度・時間条件に耐えられるか が置かれています。
thermal budget は、最高温度だけを指す言葉ではありません。どの材料に、どれだけの時間、どの深さまで熱影響を与えたか をまとめて見た shorthand です。
同じピーク温度でも、熱の入れ方が違うと結果は大きく変わります。
| 条件の違い | 先に進みやすい反応 | 先に熱ダメージが出やすい対象 |
|---|---|---|
| 高温・極短時間 | 活性化、表面反応、局所界面反応 | 表面荒れ、急峻な温度勾配による局所ダメージ |
| 中温・長時間 | 均一な膜質安定化、酸化、拡散 | junction の広がり、不要な界面拡散、low-k 劣化 |
| 表面だけに熱を入れる | silicidation、contact 界面反応 | 表面欠陥、局所 roughness |
| ウェーハ全体へ均一に熱を入れる | batch 安定性、酸化・膜質の均一化 | 後段構造まで含めた累積熱履歴 |
このため thermal budget は FEOL の活性化条件だけでは終わりません。
洗浄・表面前処理・再汚染管理 を含む MOL 接触形成や、BEOLメタライゼーション:Cu・Wの限界とMo/Ruの位置づけ に入った後の low-k、barrier/cap、CMP 後形状まで、あとどれだけ熱を許せるか という形で制約になります。
3. なぜ単純に高温長時間にできないのか
Section titled “3. なぜ単純に高温長時間にできないのか”熱処理が難しいのは、欲しい反応と壊したくないものが工程帯ごとに違うからです。
FEOL では、source/drain のドーパントを活性化して sheet resistance を下げたい一方で、junction depth や横方向拡散は増やしたくありません。
ここでは 活性化率を上げること と 拡散長を増やしすぎないこと が同時要求になります。
MOL / contact
Section titled “MOL / contact”MOL では、silicide 相と contact 界面反応を所定範囲へ収めて contact resistance を下げたい一方で、界面反応が進みすぎると roughness や defect が増えます。
contact resistivity を下げる熱履歴 と source/drain defect や leakage を増やさない熱履歴 を両立させる必要があります。
BEOL では、配線抵抗や信号遅延の観点から Cu / Ru / Mo、low-k、barrier/cap、CMP 後形状を守る必要があります。
ここまで来ると熱処理は どれだけ活性化を稼ぐか より、低抵抗配線と絶縁膜を壊さず後続工程へ渡せるか の制約になります。
ここで整理すると thermal budget は、必要な活性化・界面反応を所定範囲へ収める ための概念であると同時に、不要な拡散・材料劣化をそこから先へ持ち込まない ための概念でもあります。
4. batch、RTP、flash、laser は何を分担しているのか
Section titled “4. batch、RTP、flash、laser は何を分担しているのか”方式の違いは、新旧の優劣ではなく どの反応を、どの温度時間条件で成立させるか の違いです。
| 方式 | 主な役割 | 向く場面 | まず守りたい制約 |
|---|---|---|---|
| batch furnace / iso-thermal anneal | 長めで均一な熱履歴を与える | 酸化、膜質安定化、大量処理 | 均一性、スループット、run-to-run stability |
| spike RTP / RTA | 高温短時間で活性化率を上げる | source/drain 活性化、拡散抑制付き活性化 | junction depth、leakage |
| flash lamp anneal | ミリ秒で表面側へ強く熱を入れる | shallow junction、表面側の活性化 | 拡散長、基板全体の熱負荷 |
| laser anneal | 最表層だけ局所的に加熱する | advanced silicidation、ultra-low budget の表面反応 | contact resistivity、下層ダメージ |
TELINDY PLUS が iso-thermal large batch platform として強調するのは、いまでも batch が量産均一性と生産性で重要だからです。
一方で SCREEN の LA-3100 や SCREEN LASSE の QA-3000 / LT-3100 は、低 thermal budget での活性化や表面反応制御を押し出しています。
また Applied Materials の Vantage Astra DSA は、advanced silicidation 向け laser anneal の位置づけで contact resistance scaling を語っています。
今の熱処理は、batch が古く laser が新しい ではなく、均一な熱履歴を要する工程 と 表面だけ瞬間的に反応させたい工程 の役割分担です。
5. contact resistance で整理すると thermal budget の意味が分かりやすい
Section titled “5. contact resistance で整理すると thermal budget の意味が分かりやすい”imec の contact resistance 解説 では、接触面積の縮小とともに source/drain contact resistance が主要な寄生抵抗になり、7nm 以降の性能を強く縛ると整理されています。
ここでは、contact resistance が金属名だけでは決まらないことです。
TEL Episode 1 と その解説記事 は、native oxide removal の直後に真空中で Ti 成膜を連続実行することを訴求しています。
これは 前処理で酸化膜をどう除去するか、再酸化させずに何を成膜するか、その界面をどの熱履歴で反応させるか が連結して contact resistivity を左右することを示しています。
contact resistance の議論では 金属を何にするか だけでは不十分です。
本当に確認するべき項目は 前処理 + 成膜 + 熱処理 が一体になった界面形成条件です。
6. GAA と BEOL で制約がさらに厳しくなる理由
Section titled “6. GAA と BEOL で制約がさらに厳しくなる理由”GAA の深掘りと、その先のロードマップ でも触れているように、GAA では inner spacer、source/drain、接触、自己発熱、均一性が同時に制約条件になります。
そのため 活性化率を上げたい、contact resistance を下げたい、leakage を増やしたくない、微細形状を崩したくない が同時要求になります。
さらに BEOLメタライゼーション:Cu・Wの限界とMo/Ruの位置づけ に入ると、低抵抗配線だけでなく low-k、barrier/cap、CMP 後形状まで守る必要があります。
熱履歴は FEOL だけの最適化では閉じず、MOL と BEOL の成立条件まで連続しています。
その前段で どの source/drain 形状を作り、どの材料を in-situ doped で成長させるか は、熱処理後の活性化と contact 条件に直結します。
ソース/ドレインエピタキシーと歪み工学 と並べると、cavity -> epi -> anneal -> contact の連鎖を切り分けやすくなります。
この制約は後段でも消えません。
Hybrid Bondingの基礎と量産論点 では、3D integration / packaging 側で warpage、overlay、接合界面が制約になるので、前段で積んだ熱履歴が後から問題になることがあります。
7. 実務ではどの指標を先に明示するか
Section titled “7. 実務ではどの指標を先に明示するか”ここは曖昧に書くと一気に分かりにくくなります。
抽象的な言い回しではなく、どの指標を改善したいのか を先に明示するべきです。
| 論点 | 最初に明示する指標 | 曖昧にすると何が起きるか |
|---|---|---|
| 電気特性の目標 | sheet resistance、drive current、contact resistance | 何を改善したいのかが読者に伝わらない |
| 幾何学的な許容範囲 | junction depth、横方向拡散、topography 変化 | どこまで広がるとまずいかが見えない |
| 材料・界面の制約 | silicide 相、oxide regrowth、barrier 拡散、low-k damage | どの界面反応や劣化機構を確認すべきか分からない |
| 歩留まり・信頼性 | leakage、defect density、void、warpage | 性能指標と量産リスクを結び付けて評価できない |
| 生産性 | within-wafer uniformity、throughput、run-to-run stability | 研究室条件では成立しても量産条件で同じ均一性と throughput を再現できない |
たとえば sheet resistance を下げたいのか、drive current を上げたいのか、contact resistance を下げたいのか と書けば、読者はどの熱処理議論を読めばいいかをすぐ判断できます。
low thermal budget は温度だけでは決まらない
Section titled “low thermal budget は温度だけでは決まらない”低 thermal budget は 低温 と同義ではありません。
実際には 高温だが極短時間 の方が、中温だが長時間 より拡散や下層ダメージを抑えられることがあります。
laser anneal と batch / RTP の役割分担
Section titled “laser anneal と batch / RTP の役割分担”処理対象が違います。
均一な bulk 熱履歴が必要な工程もあれば、表面局所だけ瞬間的に反応させたい工程もあります。
thermal budget が FEOL を越えて関わる範囲
Section titled “thermal budget が FEOL を越えて関わる範囲”thermal budget は FEOL だけで閉じず、MOL の contact 形成、BEOL の low-k / barrier / 配線、さらに 3D integration の warpage や接合条件まで連続した制約条件になります。
熱処理・アニールは、熱を入れる工程 ではなく 必要な反応だけを必要量だけ進め、不要な拡散や劣化を止める工程 と捉える方が正確です。
そのとき thermal budget は、活性化条件のメモではなく、FEOL、MOL、BEOL、さらには接合工程までをまたぐ integration 制約として見えてきます。
- イオン注入
- 酸化・成膜・薄膜形成
- 洗浄・表面前処理・再汚染管理
- ソース/ドレインエピタキシーと歪み工学
- BEOLメタライゼーション:Cu・Wの限界とMo/Ruの位置づけ
- GAAの深掘りと、その先のロードマップ
- Backside Power Deliveryとは何か
- CMP:平坦化、欠陥、低k/新金属の要点整理
- Hybrid Bondingの基礎と量産論点
- 歩留まりと欠陥管理
References
Section titled “References”- Applied Materials, Rapid Thermal Processing
- Applied Materials, Vantage Astra DSA
- SCREEN, Flash Lamp Annealer LA-3100
- SCREEN LASSE, QA-3000 / LT-3100
- Tokyo Electron, TELINDY PLUS
- Tokyo Electron, Episode 1 / Episode 2 launch
- Tokyo Electron, Episode 1 blog
- imec, Solving the contact resistance challenge for 7nm and beyond CMOS