GAAのロードマップと次の構造候補
公開情報を並べると、量産の中心構造はまだしばらくGAA nanosheet系 で、その先の高密度候補として forksheet と CFET が並ぶ、という整理になります。
2026-04-20 時点で公開情報を確認すると、Samsung はすでに 3nm で GAA を量産済み、TSMC は N2/A16/A14 でも nanosheet 系を軸にしており、Intel も 18A/18A-P/14A で RibbonFET 系を継続しています。
GAAの次がすぐ量産に来る というより、GAAの中で複数世代を稼ぎながら、その先の構造を準備している のが実態です。
1. 最近何が変わったのか
Section titled “1. 最近何が変わったのか”ここ数年の大きな変化は、GAAが研究テーマから量産テーマに移った ことです。
- Samsung は 2022 年に 3nm GAA の初期量産開始を公表した
- TSMC は N2 を first-generation nanosheet、A16 を nanosheet + backside power rail、A14 を second-generation nanosheet として公開している
- Intel は 18A を RibbonFET + PowerVia の世代として打ち出し、さらに 18A-P、14A へと展開している
公開ロードマップで確認できるのは、各社とも ポストFinFET = いきなりCFET ではなく、まず GAA nanosheet を複数世代の主力構造にしていることです。
2. なぜ業界はGAAを重視するのか
Section titled “2. なぜ業界はGAAを重視するのか”GAA は、「新しいから」ではなく、先端ロジックで一番苦しいポイントの緩和に直結する構造として扱われています。
2.1 electrostatics
Section titled “2.1 electrostatics”ゲートがチャネルの周囲により深く回り込むため、短チャネル効果、リーク、Vmin の制御がしやすくなる。
FinFET よりも 小さくしても締めやすい のが大きいです。
2.2 drive current と footprint
Section titled “2.2 drive current と footprint”積層シートで実効チャネル幅を稼げるため、同じ footprint あたりの駆動力を伸ばしやすい。
IBM は 2017 年の stacked nanosheet 論文で、GAA nanosheet が FinFET の有力な置換候補であることを示しました。
2.3 DTCOとの相性
Section titled “2.3 DTCOとの相性”GAA は単体デバイスの話で終わりません。
標準セル、SRAM、配線、backside power delivery、ライブラリ、PDK まで含めた DTCO の余地が大きいので、先端ノード全体の PPA を押し上げる武器になります。
3. GAAの中でも何種類あるのか
Section titled “3. GAAの中でも何種類あるのか”GAA は単一構造名ではなく、チャネルをゲートが囲む一群のアーキテクチャを指します。
3.1 nanowire
Section titled “3.1 nanowire”初期の GAA 研究で多かったのが nanowire です。
制御性は非常に高い一方、実効幅の確保や量産性では制約が出やすい。
3.2 nanosheet / nanoribbon
Section titled “3.2 nanosheet / nanoribbon”現在の量産・量産直前の中心構造はこの系統です。
薄いシートを複数枚積層し、ゲートで包むことで、electrostatics と drive current のバランスを取りやすい。
3.3 会社ごとの呼び名
Section titled “3.3 会社ごとの呼び名”- Intel:
RibbonFET - Samsung:
MBCFET - TSMC:
nanosheet
呼び名は違っても、公開資料上では GAA nanosheet family として同じ棚に置けます。
4. 量産ロードマップの現在地
Section titled “4. 量産ロードマップの現在地”4.1 Samsung
Section titled “4.1 Samsung”Samsung は 2022 年に 3nm GAA の初期量産開始を公表しました。
現在の logic node 公開ページでも、SF3 を GAA 世代として位置づけています。
ここでのポイントは、Samsung が GAAを実際に出荷した最初のファウンドリ であることです。
GAA はすでに「未来の話」ではなく、量産フェーズへ入っています。
4.2 TSMC
Section titled “4.2 TSMC”TSMC は N2 を first-generation nanosheet として 2025 年量産予定で公開し、A16 では nanosheet に backside power rail を組み合わせる計画を示しました。
さらに 2025 年 4 月 24 日の発表では、2028 年予定の A14 を N2から進化した second-generation nanosheet の文脈で説明しています。
ここから読み取れるのは、TSMC の見立てでも 2nm以降もしばらくは nanosheet 系が主流 だということです。
4.3 Intel
Section titled “4.3 Intel”Intel は 18A を RibbonFET + PowerVia の世代として公開し、2025 年 1 月 30 日時点で 2025 年後半の high-volume production へ進んでいると説明しました。
さらに 2025 年 10 月の公開情報では、18A が量産へ向けて立ち上がりつつあり、18A-P は RibbonFET と PowerVia の second implementation、14A は PowerDirect を伴う次段としてロードマップ化されています。
公開ロードマップを基準にすると、Intel も GAAの次へすぐ飛ぶ のではなく、GAA + backside power を数世代磨き込む シナリオを取っていると整理できます。
5. GAAのボトルネックは何か
Section titled “5. GAAのボトルネックは何か”GAA が強いのは確かですが、難しさもはっきりしています。
5.1 シート形成とチャネル解放
Section titled “5.1 シート形成とチャネル解放”Si/SiGe 積層から犠牲層を選択的に除去してチャネルを解放する工程は、GAAの心臓部です。
エッチ選択性、形状ばらつき、界面品質が少し崩れるだけで性能と歩留まりが揺れます。
5.2 内側スペーサ
Section titled “5.2 内側スペーサ”GAA nanosheet では inner spacer が必須で、これが寄生容量、寄生抵抗、短チャネル制御、S/D 形成に強く絡みます。
imec も nanosheet 時代の重要論点として inner spacer を繰り返し挙げています。詳しくは GAA inner spacerとcontact resistanceの量産ボトルネック で独立に整理しています。
5.3 接触抵抗と自己発熱
Section titled “5.3 接触抵抗と自己発熱”チャネル制御が良くなっても、アクセス抵抗や contact resistance が悪いと回路速度は伸びません。
さらにシート積層構造では熱の逃げ方も難しくなり、自己発熱や信頼性の理解が重要になります。
5.4 量産での均一性
Section titled “5.4 量産での均一性”研究試作で良い結果が出ることと、量産でそろうことは別です。
GAA 世代では寸法、しきい値、応力、接触、材料界面をまとめて制御しないと意味がありません。
6. その先として何が見えているのか
Section titled “6. その先として何が見えているのか”ここが本題です。
GAAの次 として語られる候補は主に forksheet と CFET です。
6.1 forksheet
Section titled “6.1 forksheet”forksheet は imec が提案してきたアーキテクチャで、n と p の間隔をさらに縮小するために絶縁壁を導入します。
狙いは、GAA nanosheet の延長で、より高い密度を実現すること です。
imec は 2025 年の VLSI で outer wall forksheet を示し、公開記事ではこの構造が nanosheet 時代を A10 ノードまで延長する中間構造になりうると説明しています。
特に面積面では、A10 outer wall forksheet SRAM cell が A14 nanosheet ベースより 22% 面積削減できるというシミュレーションを出しています。
forksheet は、GAAを捨てる次世代 というより、GAA nanosheet family のスケーリングブースター として位置づけられます。
6.2 CFET
Section titled “6.2 CFET”CFET は Complementary FET の略で、nMOS と pMOS を縦に積む構造です。
プレーナは横並び、FinFET/GAA も基本は横方向の n-p 配置ですが、CFET では n と p を縦方向へ逃がす ので、標準セル密度を大きく押し込めます。
imec の 2025 年公開記事では、outer wall forksheet で A10 まで延長し、その後 A7 and beyond で CFET へ移るロードマップが示されています。
この図では、CFET は「その先」の候補として置かれ、量産投入までになお準備期間が残っています。
6.3 2D材料
Section titled “6.3 2D材料”もっと長期の候補として、imec は WS2 やモリブデン系などの 2D monolayer 材料を CFET と組み合わせる可能性も挙げています。
ただしここは明確に研究ロードマップの世界で、近い量産ノードの話ではありません。
outer-wall forksheet の構造差、CFET の専用モジュール、A7 / A5 / A3 で追加される booster の違いは、フォークシートとCFETのロードマップ に切り出して整理しています。
その CFET 側で、double-row cell、direct backside contact、M0 power rail をどの node で足すかは、CFETのM0 railとbackside contact に切り出してあります。
7. 実務ではどう位置づけるべきか
Section titled “7. 実務ではどう位置づけるべきか”公開ロードマップを踏まえると、実務では次のように論点を分けられます。
- 近未来の中心構造:
GAA nanosheet + backside power delivery + DTCO - その次の密度ブースター:
forksheet - 本格的な次段アーキテクチャ候補:
CFET - さらに長期:
CFET + 2D materials
この整理では、GAAの次はすぐCFET ではなく、GAAを何世代も使いながら、その間に forksheet や CFET の量産性を作り込む という順番になります。
その backside power delivery 自体の中身は、Backside Power Deliveryとは何か で独立に整理しています。
8. まとめ
Section titled “8. まとめ”GAA はもう「次世代候補」ではなく、量産本流に入ったアーキテクチャです。
ただし、その先がすぐ量産に来るわけでもありません。
現時点の公開ロードマップでは、業界はまず nanosheet 系GAAを複数世代で継続採用する 方向に動いています。
その後に、密度改善用の forksheet と、長期候補の CFET が並びます。
- プレーナMOS、FinFET、GAAの違い
- フォークシートとCFETのロードマップ
- CFETのM0 railとbackside contact
- Backside alignment / overlay metrology の要点整理
- 半導体製造フロー全体像
- 歩留まりと欠陥管理
References
Section titled “References”- Samsung begins chip production using 3nm process technology with GAA architecture, June 30 2022
- Samsung Foundry logic node overview
- TSMC N2 nanosheet technology overview
- TSMC A16 announcement, April 24 2024
- TSMC A14 announcement, April 24 2025
- Intel 18A Process Technology Simply Explained, January 30 2025
- Intel 18A process page
- Intel Foundry process roadmap infographic
- Stacked nanosheet gate-all-around transistor to enable scaling beyond FinFET, IBM Research / VLSI 2017
- Entering the nanosheet transistor era, imec
- Outer wall forksheet: bridging nanosheet and CFET device architectures in the logic technology roadmap, imec
- A view on the logic technology roadmap, imec
- Imec’s chip scaling roadmap: smaller, better, faster
- Towards a process flow for monolithic CFET transistor architectures, imec