Backside Power Deliveryの基礎

Backside Power Delivery は、名称だけだと「電源配線をウェーハ裏面へ配置する話」に見えます。ですが実際には、微細化が進んだロジックで、信号配線と電源配線が同じ正面側を奪い合う構造そのものを見直す話です。このページでは、なぜ今必要か、どこが難しいか、GAA・BEOL・DTCO とどう関係するか の順で、基礎として整理します。

実装の中身を分けて整理するなら、front-end 側に power rail を埋め込む Buried Power Railの基礎と量産論点と、裏面からその landing を成立させる Backside alignment / overlay metrology の要点整理を合わせて確認すると、BSPD の難しさが具体化します。

最初に整理する点

Backside Power Delivery が必要になる主因は、前面側だけでは信号と電源の両方を無理なく運べなくなってきたからです。
うまくいくと、前面側の信号配線自由度が上がり、IR drop や配線混雑の改善余地が出ます。
難しいのは、裏に金属を作るだけでなく、前面のトランジスタや BEOL と裏面の電源経路を高精度に接続しなければならないことです。
Intel は PowerVia を 18A の中核差別化要素として打ち出し、TSMC は A16 で Super Power Rail を nanosheet と組み合わせると説明し、Samsung は SF2Z で BSPDN を組み込むと公式に述べています。
公開資料を並べると、GAA 以降のロジック競争はトランジスタ単体ではなく、電源供給と配線全体をどう再設計するかへ移っていることを確認できます。

1. なぜ Backside Power Delivery が必要になるのか

最も分かりやすい理由は、前面側の混雑です。ロジックの微細化が進むほど、標準セルの中では

トランジスタをどう置くか
信号をどう配線するか
電源をどう安定して配るか

が同じ限られた面積の中で競合します。

imec は、backside を使う最初の用途として power delivery が自然だと説明しています。理由は、電源配線は信号配線よりもまず低抵抗・安定供給が重要であり、前面側から切り離すメリットが大きいからです。裏面側に power rail や関連構造を持たせると、前面側の配線資源を signal routing に回しやすくなります。
imec: Backside power delivery

ここで扱う BSPD の主目的は、前面側での配線競合を減らし、システムとして PPA を改善することです。
BSPD は GAA を成立させる電源・配線モジュールとして扱います。

2. どこが難しいのか

Backside Power Delivery の量産上の難所は、裏面加工そのものよりも、前面で既に出来上がっているデバイスに対して裏面側構造の位置合わせと電気抵抗をどこまで正確にそろえるかにあります。

主な難所は次の通りです。

2.1 Wafer thinning と機械的扱い

裏面から配線や接続を作るには、まず wafer を薄く扱う必要があります。すると warpage、機械強度、熱履歴、搬送安定性の問題が強く出ます。
これは単なる後工程の課題ではなく、その後の alignment と landing 精度に直結します。

2.2 Front-to-back registration

最終的には、前面側の標準セルや埋め込み電源構造に対して、裏面から作る via や contact を着地させなければなりません。
ここで求められるのは「おおむね合う」ことではなく、量産ばらつき込みでズレ budget を管理することです。

2.3 Device / interconnect / process の同時最適化

BSPD を入れると、トランジスタ、MOL/BEOL、電源ネットワーク、設計ルール、セル構造がまとめて動きます。
このテーマは process innovation であると同時に DTCO の課題でもあります。

imec も backside power delivery option の議論を DTCO study として整理しており、どの backside option が有利かは、ノード・セル・配線・IR drop・複雑度を同時に並べないと判断できないと示しています。
imec: DTCO study of backside power delivery options

3. 公開一次情報ではどう位置付けられているか

仕組みの基礎は imec の説明で押さえられます。ここでは、Intel の公開情報を主軸に置き、TSMC と Samsung は公開ロードマップとの差分確認に使います。

3.1 Intel: PowerVia を GAA とセットで打ち出す

Intel は 18A について、RibbonFET と PowerVia を並べて説明しています。公式 18A ページでは、PowerVia は backside に coarse pitch metals と bump を移し、各 standard cell に nano-TSV を埋め込むことで efficient power distribution を実現するとしています。
Intel Foundry 18A

また Intel Newsroom の PowerVia 記事では、backside power が decades of interconnect bottlenecks を解くと説明しており、単なる派生技術ではなく配線構造の転換点として位置付けています。
Intel Newsroom: PowerVia Test Shows Industry-Leading Performance

Intel は、GAA トランジスタだけでなく、電源供給の面でも 18A を世代転換点に置く構成で公開しています。

3.2 TSMC: A16 で nanosheet と Super Power Rail を組み合わせる

TSMC は 2024年の North America Technology Symposium で、A16 が nanosheet transistor と Super Power Rail を組み合わせると発表しました。
TSMC Press Release 3136

TSMC の A16 技術ページでも、A16 は nanosheet と Super Power Rail により logic density と performance を高めると説明しています。
TSMC A16

TSMC も、GAA の次を「トランジスタの改良だけ」で語らず、nanosheet を使うなら、それに見合う power delivery architecture まで持ち込む構成で説明しています。

3.3 Samsung: SF2Z で BSPDN を組み込む

Samsung は SFF 2024 の公式発信で、SF2Z に backside power delivery network を組み込むと説明しています。電源 rail を wafer backside に置き、power と signal line の bottleneck を解消すると述べています。
Samsung Foundry Forum 2024

Samsung も Intel / TSMC と同様に、2nm 世代以降では backside power を量産オプションではなく主要差別化領域の一部として扱う形で整理しています。

4. GAA / BEOL / DTCO とどう関係するか

4.1 GAA との関係

GAA は electrostatics を改善して微細化を継続可能にする一方、標準セルや配線側では別の制約が強くなります。
GAA で得たトランジスタ側の利益は、配線側の抵抗・混雑・IR drop まで含めて保持する必要があります。

この文脈では、BSPD は GAA の補助技術ではなく、GAA を世代技術として成立させる電源・配線側の相方です。
関連: GAAの深掘りと、その先のロードマップ
また、A7 以降の CFET で M0 power rail や backside connectivity がどう論点に入るかは、フォークシートとCFETのロードマップに整理しています。
その中でも double-row CFET、direct backside contact、M0 power rail の役割分担を接続方式ごとに確認するなら、CFETのM0 railとbackside contact を合わせると切り分けやすくなります。

4.2 BEOL との関係

Backside Power Delivery を入れると、BEOL の役割分担が変わります。従来は前面側の BEOL が signal と power の両方を背負っていましたが、BSPD では power を裏へ逃がすことで、前面側の配線自由度と signal routing の余地を広げられます。

その意味で BSPD は、BEOL の代替ではなくBEOL の負担配分の組み換えです。
関連: BEOLメタライゼーション：Cu・Wの限界とMo/Ruの位置づけ

4.3 DTCO との関係

BSPD の採否は、process team だけでは決まりません。
standard cell の作り方、power rail の通し方、IR drop の許容、signal routing の混雑、library の作り込みまで設計自由度と実装成立性を左右するので、DTCO で最初に比較されやすい論点です。

imec も backside power delivery option を DTCO study として扱っており、「どの構造が最もよいか」は node や design style に依存すると整理しています。
imec: DTCO study of backside power delivery options

5. その先でなぜ alignment precision が主要制約になるのか

BSPD を議論するとき、つい「PowerVia か SPR か」「誰が先に量産するか」に目が向きます。ですが量産目線では、最後に量産成否を左右するのは front と back の位置合わせ誤差と接続抵抗を規格内に収める能力です。

裏面に電源 rail を持たせても、

どこに landing するか
どの程度の overlay budget で量産ばらつきを収めるか
測定結果をどの工程条件へ戻すか
wafer thinning や warpage をどう吸収するか

が崩れると、結局歩留まりで詰まります。

この論点は単独ページで深掘りしています。
Backside alignment / overlay metrology の要点整理

また装置側の整理は、こちらにまとめています。
検査・計測・オーバーレイ装置の役割分担

6. 比較時に確認したい点

Backside Power Delivery を比較するときは、次の順で確認すると論点を分けやすくなります。

なぜその会社は backside power を入れたいのか
配線混雑、IR drop、標準セル効率、HPC向け PPA のどれが主目的か。
トランジスタ刷新と一緒に語っているか
GAA / nanosheet / RibbonFET と切り離していないか。
BEOL と power architecture の負担配分をどう変えるか
単なる feature ではなく配線構造の再設計として語れているか。
overlay / metrology / integration 難度まで踏み込んでいるか
裏面に power を置けるかではなく、量産ばらつき込みで接続できるかを確認する。

この順で確認すると、BSPD は GAA 以降のロジックを成立させるために、電源供給と配線構造を再設計するテーマ として整理できます。